Chulalongkorn University Theses and Dissertations (Chula ETD)
Other Title (Parallel Title in Other Language of ETD)
Chipping size reduction on ultra-thin wafers and narrow saw-streets for wafer sawing process
Year (A.D.)
2019
Document Type
Thesis
First Advisor
ปารเมศ ชุติมา
Faculty/College
Faculty of Engineering (คณะวิศวกรรมศาสตร์)
Department (if any)
Department of Industrial Engineering (ภาควิชาวิศวกรรมอุตสาหการ)
Degree Name
วิศวกรรมศาสตรมหาบัณฑิต
Degree Level
ปริญญาโท
Degree Discipline
วิศวกรรมอุตสาหการ
DOI
10.58837/CHULA.THE.2019.1328
Abstract
รอยบิ่นคือปัญหาใหญ่ของประบวนการตัดแผ่นเวเฟอร์ เมื่อรอยบิ่นนั้นมีขนาดใหญ่และกินพื้นที่เข้าไปในบริเวณพื้นที่ใช้งานของตัวไดเนื่องจากขนาดของรอยบิ่นมีขนาดใหญ่กว่าบริเวณพื้นที่ปลอดข้อบกพร่อง ดังนั้นคุณภาพของการตัดแผ่นเวเฟอร์ที่ดีต้องมีขนาดรอยบิ่นที่เล็ก หรือดีที่สุดคือไม่เกิดรอยบิ่นขึ้นเลย ในขณะที่วงจรจรวมในปัจจุบันมีราคาไม่สูงมากนัก และขนาดของตัวผลิตภัณฑ์มีแนวโน้มเล็กลงอย่างต่อเนื่อง หลายบริษัทจึงสนใจแผ่นเวเฟอร์ชนิดบางพิเศษ (แผ่นเวเฟอร์ที่มีความหนาไม่เกิน 100 ไมโครเมตร) และยังสนใจการเพิ่มจำนวนไดต่อแผ่นเวเฟอร์ให้มากขึ้นเพื่อเป็นการประหยัดต้นทุน แต่การตัดแผ่นเวเฟอร์จะลำบากมากขึ้นเมื่อจำนวนไดในแผ่นเวเฟอร์มีมากขึ้น เพราะการเพิ่มจำนวนไดในแผ่นเวเฟอร์จะส่งผลให้ขนาดของพื้นที่ทางตัดแคบลง สำหรับโรงงานกรณีศึกษา ลูกค้าลดขนาดพื้นที่ทางตัดจาก 80 ไมโครเมตร ให้เหลือเพียง 60 ไมโครเมตร ซึ่งชุดค่าการปรับที่ใช้อยู่ในปัจจุบันไม่สามารถตัดแผ่นเวเฟอร์ชนิดนี้ได้เพราะค่าเฉลี่ยของขนาดของรอยบิ่นมีขนาดใหญ่ 14 ไมโครเมตร ซึ่งมากกว่าขนาดของพื้นที่ปลอดข้อบกพร่อง 13.5 ไมโครเมตร จึงจำเป็นต้องทำการปรับปรุงกระบวนการตัดแผ่นเวเฟอร์ เพื่อลดขนาดรอยบิ่นที่เกิดจากกระบวนการตัดให้เล็กลง ซึ่งเทคนิคการปรับปรุงที่ใช้คือวิธีของซิกซ์-ซิกม่า โดยหาปัจจัยนำเข้าที่ส่งผลต่อรอยบิ่นและหาชุดค่าการปรับที่เหมาะสมเพื่อที่จะทำให้ขนาดของรอยบิ่นเล็กที่สุด ประกอบไปด้วย ความหนาของใบมีดผงเพชร 20 ไมโครเมตร, ความเร็วรอบตัด 50,000 รอบต่อนาที, และความเร็วป้อนตัด 39 มิลลิเมตรต่อวินาที ซึ่งส่งผลให้ค่าเฉลี่ยของขนาดของรอยบิ่นที่กระบวนการตัดแผ่นเวเฟอร์ลดลงจาก 14 ไมโครเมตร เหลือเพียง 4.5 ไมโครเมตร หรือค่าเฉลี่ยของขนาดของรอยบิ่นมีขนาดเล็กลง 67.86 เปอร์เซ็นต์
Other Abstract (Other language abstract of ETD)
Chipping is a big problem when it enters the guard ring or die active area, because the size of chipping is bigger than Defect-Free Zone (DFZ). Thus, the smaller of chipping size, the better the quality. At present, the selling price of semiconductor products (especially on the IC product) is not too expensive as before, while the size of the package is getting smaller and smaller with higher density. Many companies interested in ultrathin wafers (i.e. Wafers having thicknesses less than 100um). And also interested in increasing die per wafer (DPW) to have a competitive product cost. This increases the difficulty in the wafer sawing process because increasing DPW causes a narrow width of the saw-street meaning that the size of DFZ will be very narrow. For the factory in this case study, the width of saw-streets is reduced from 80um to 60um. At present, current setting parameter provides a width of chipping size around 14um, it’s bigger than the new size of DFZ at 13.5um. To improve the quality, Six-Sigma is a suitable tool to make a huge improvement by finding the potential factors and optimal setting parameters to create the smallest size of chipping. This research will share the successful improvement of small chipping by optimizing critical factors such as Spindle speed, Blade thickness, Feed speed and Blade height. The result appeared that means of chipping size reduced from 14um to 4.5um or 67.86% of reduction.
Creative Commons License
This work is licensed under a Creative Commons Attribution-NonCommercial-No Derivative Works 4.0 International License.
Recommended Citation
สนามทอง, วรวิช, "การลดขนาดรอยบิ่นบนแผ่นเวเฟอร์ชนิดบางพิเศษและพื้นที่ทางตัดแคบสำหรับกระบวนการตัดแผ่นเวเฟอร์" (2019). Chulalongkorn University Theses and Dissertations (Chula ETD). 9704.
https://digital.car.chula.ac.th/chulaetd/9704