Chulalongkorn University Theses and Dissertations (Chula ETD)

การวิเคราะห์สมรรถนะของการสวิตช์กลุ่มข้อมูลสามเส้นทางชนิด N x N แบบไม่มีการติดขัดภายในที่มีความสามารถในการจัดเรียงลำดับกลุ่มข้อมูล

Other Title (Parallel Title in Other Language of ETD)

Performance analysis of a three-path,N x N nonblocking packet switch with resequencing capability

Year (A.D.)

1996

Document Type

Thesis

First Advisor

ประสิทธิ์ ประพิณมงคลการ

Faculty/College

Graduate School (บัณฑิตวิทยาลัย)

Degree Name

วิศวกรรมศาสตรมหาบัณฑิต

Degree Level

ปริญญาโท

Degree Discipline

วิศวกรรมไฟฟ้า

DOI

10.58837/CHULA.THE.1996.1775

Abstract

วิทยานิพนธ์นี้ศึกษาระบบการสวิตช์กลุ่มข้อมูลที่นำมาใช้ในโครงข่ายสื่อสารโทรคมนาคม ปัจจุบันสำหรับให้กลุ่มข้อมูลที่เข้ามาด้านขาเข้าส่งผ่านไปยังปลายทาง บางครั้งยังเกิดปัญหาการติดขัดภายในอุปกรณ์สวิตช์เสนอวิธีการนำทฤษฎีของแถวคอยแบบ M/M/C มาประยุกต์ใช้เป็นเส้นทางผ่านภายในอุปกรณ์สวิตช์ เพื่อแก้ปัญหาการติดขัดภายในของกลุ่มข้อมูลที่หัวแถวคอยที่ต้องการออกปลายทางเดียวกันให้สามารถผ่านไปยังปลายทางได้ครั้งละจำนวน C หน่วยในขณะเวลาเดียวกันโดยใช้วิธีการจัดแบบจำลองเส้นทางสวิตช์ให้ทำงานแบบเรียงลำดับเข้าก่อนออกก่อน (First In First Out, FIFO) และการทำงานแบบสุ่ม (Random Order of Service ROS) และยังได้ศึกษาเวลาที่ใช้ในการจัดเรียงลำดับกลุ่มข้อมูลที่ปลายทางก่อนส่งไปยังจุดถัดไป แบบจำลองเส้นทางสวิตช์ที่เสนอในวิทยานิพนธ์นี้ เวลาตอบสนองของระบบสามารถคำนวณได้เมื่อกำหนดให้เส้นทางสวิตช์มีจำนวน C=3 จ่ายภาระงานให้กับระบบ 50% และจัดเส้นทางแบบเข้าก่อนออกก่อน เวลารวม (เวลาที่ส่งกลุ่มข้อมูลจากต้นทางไปยังปลายทางบวกกับเวลาการจัดเรียงลำดับกลุ่มข้อมูล) ให้ C=1, เวลารวมที่ระบบใช้จะมากกว่าเวลาที่ระบบใช้เมื่อไม่มีการจัดเรียงลำดับกลุ่มข้อมูลประมาณ 2.5% ในกรณี C=2, 3 เวลารวมที่ระบบใช้จะเท่ากับเวลาที่ระบบใช้เมื่อไม่มีการจัดเรียงลำดับกลุ่มข้อมูล ส่วนการจัดแบบสุ่ม ให้ C=1 เวลารวมที่ระบบใช้มากกว่าเวลาที่ระบบใช้เมื่อยังไม่มีการจัดเรียงลำดับกลุ่มข้อมูล ประมาณ 8.5% และ C=2, 3 เวลา รวมที่ระบบใช้จะมากกว่าเวลาที่ระบบใช้เมื่อไม่มีการจัดเรียงลำดับกลุ่มข้อมูลประมาณ 1.1%

Other Abstract (Other language abstract of ETD)

This dissertation is a study on the packet switch system to be used in communication networks nowadays, for delivering the packets from the source to the destination Even though the congestion of the packet problem still occurs, which leads to the theory of a general model M/M/C queue for the switch path application to be adapted for solving congestion problems when the packets at the head-of-line position have the same destination. To make these packets pass through C paths simultaneously, two disciplines for the switching path apply: The First In First Out (FIFO) and the Random Order of Rervice (ROS); also the study is done on the resequencing delay at the destination. The response time of the system is calculated by the proposed method in this study. It is assumed that C has three switch paths working 50% under the offered load. In the case of the FIFO method with C=1, the total delay (the time spent for sending packets from the source to the destination plus resequencing delay is about 2.5% longer than the system response time without resequencing delay. And if C = 2, 3, the total delay and the system response time are equal. In the ROS method at C = 1, the total delay is about 8.5% longer than the system response time; and when C = 2, 3, the total delay is about 1.1% longer than system response time.

Link to Full Text

Share

COinS